Sony HCD-D690 Service Manual - Page 63

IC Block Diagrams -BD IC101, CXA1992AR

Page 63 highlights

• IC Block Diagrams -BD Section - IC101 CXA1992AR PD2 PD1 PD LD RFTC RF_M RF_O RF_I CP CB CC1 CC2 FOK - + + - - + - + - + FE_BIAS 40 F 41 39 38 37 36 35 34 33 32 31 30 29 28 27 VEE - + PD2 IV AMP PD1 IV AMP + - - + - + RF SUMMING AMP - + + - + - + - - + F IV AMP VCC APC VEE LASER POWER CONTROL IIL ↓ TTL VCC - + - + - + VCC E 42 - + E IV AMP EI 43 BAL1 BAL2 BAL3 BAL4 VEE VEE 44 VEE TOG1 TOG2 TOG3 TOG4 - + TEO 45 LPFI 46 TEI 47 ATSC 48 TZC 49 TDFCT 50 + - + - E-F BALANCE + WINDOW COMP. - + - - + - + ATSC WINDOW COMP. - + TZC COMP. VCC DFCT TM1 TGFL IFB1 IFB2 IFB3 IFB4 IFB5 IFB6 - + FE AMP + - TRK. GAIN WINDOW COMP. + - - + + - + - FO. BIAS WINDOW COMP. + - VCC VEE - + + - + - + - VEE LEVEL S VEE - + VCC FOK MIRR - + DFCT IIL ↓ TTL TGFL LPC LPCL LDON FOH FOL TGH TGL BALH BALL ATSC TZC FZC IIL DATA REGISTER INPUT SHIFT REGISTER ADDRESS DECODER SENS SELECTOR OUTPUT DECODER MIRR DFCT1 CC1 TTL ↓ IIL VCC DFCTO IFB1-6 FS1-4 TG1-2 TM1-7 PS1-4 BAL1-4 ISET TOG1-4 TRACKING TG1 PHASE COMPENSATION VCC VCC TM4 TM6 26 SENS2 25 SENS1 24 C. OUT 23 XRST 22 DATA 21 XLT 20 CLK 19 LOCK 18 VCC 17 ISET 16 SL_O VC 51 VCC VEE FZC 52 + - FZC COMP. FOCUS PHASE COMPENSATION DFCT FS4 VCC FS1 FS2 Charge up TM7 FSET TG2 15 SL_M TM3 VEE TM5 14 SL_P VEE TM2 + - VEE 1 2 3 4 5 6 7 8 9 10 11 12 13 FEO FEI FDFCT FGD FLB FE_O FE_M SRCH TGU TG2 FSET TA_M TA_O - 93 -

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104

– 93 –
IC Block Diagrams –BD Section –
IC101
CXA1992AR
+
+
+
1
2
3
4
5
6
7
8
9
10
20
19
17
16
15
14
13
12
11
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
52
51
50
49
48
47
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
18
+
+
+
+
+
+
Charge
up
FEO
FEI
FDFCT
FGD
FLB
FE_O
FE_M
SRCH
TGU
TG2
FSET
TA_M
TA_O
SL_P
SL_M
SL_O
ISET
VCC
VCC
LOCK
CLK
XLT
DATA
XRST
C. OUT
SENS1
SENS2
FOK
CC2
CC1
CB
CP
RF_I
RF_O
RF_M
RFTC
LD
PD
PD1
PD2
FE_BIAS
F
E
EI
VEE
TEO
LPFI
TEI
ATSC
TZC
VC
FZC
TM2
VEE
VEE
TM3
TM5
TM4
TM6
VCC
VCC
TM7
ISET
TTL
IIL
IIL
TTL
IIL
TTL
IIL DATA REGISTER
INPUT SHIFT REGISTER
ADDRESS DECODER
SENS SELECTOR
OUTPUT DECODER
DFCTO
IFB1-6
BAL1-4
TOG1-4
FS1-4
TG1-2
TM1-7
PS1-4
FOH
FOL
TGH
TGL
BALH
BALL
ATSC
TZC
FZC
FSET
TG2
VEE
VCC
FS1
FS2
FOCUS
PHASE COMPENSATION
DFCT
FS4
TRACKING
PHASE COMPENSATION
TG1
TM1
DFCT
FZC COMP.
VEE
VCC
VCC
TDFCT
TZC COMP.
ATSC
WINDOW
COMP.
E-F BALANCE
WINDOW COMP.
TRK. GAIN
WINDOW COMP.
FO. BIAS
WINDOW
COMP.
VEE
TGFL
TOG1
TOG2
TOG3
TOG4
BAL1
BAL2
BAL3
BAL4
IFB1
IFB2
IFB3
IFB4
IFB5
IFB6
FE AMP
VEE
E IV AMP
F IV AMP
VCC
APC
VCC
VEE
LASER POWER CONTROL
VEE
PD1 IV
AMP
PD2 IV
AMP
RF SUMMING
AMP
VCC
VEE
VEE
LEVEL S
VEE
MIRR
VCC
DFCT
FOK
VCC
LDON
LPCL
LPC
TGFL
MIRR
DFCT1
CC1