IBM DBCA-204860 Hard Drive Specifications - Page 53

Device Terminating Read DMA

Page 53 highlights

6.5.3.4 Device Terminating Read DMA < > Tss DMARQ < Tmli > DMACK < Tli > < Tack > STOP < Tli > < Tack > HDMARDY < Tli > < > Trdyz DSTROBE < > Taz Tds < > < > Tdh DD(15:00) XXXXX XXXXXXXXXXXXXXXXXXXXXX CRC XXXXXXXXXX < Tzah > > < Device drives DD Host drives DD PARAMETER DESCRIPTION Tss Tli Taz Tzah Tmli Tds Tdh Tack Trdyz Time from strobe to stop assertion Limited interlock time Output release time Output enable time Interlock time Data setup time (at device side) Data Hold time (at device side) Hold time after DMACK negation Pull up time before DSTROBE release [nsec] MODE0 MODE1 MODE2 MIN MAX MIN MAX MIN MAX 50 0 150 10 20 20 15 5 20 20 50 0 150 10 20 20 10 5 20 20 50 0 150 10 20 20 7 5 20 20 Figure 31. Ultra D M A cycle timings (Device terminating Read) Electrical Interface Specifications 45

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190

6.5.3.4
Device Terminating Read DMA
< > Tss
DMARQ
<
Tmli
>
DMACK
<
Tli
>
< Tack >
STOP
<
Tli
>
< Tack >
HDMARDY
<
Tli
>
<
> Trdyz
DSTROBE
< > Taz
Tds < > < > Tdh
DD(15:00)
XXXXX
XXXXXXXXXXXXXXXXXXXXXX
CRC
XXXXXXXXXX
<
Tzah
>
>
<
Device drives DD
Host drives DD
[nsec]
MODE0
MODE1
MODE2
PARAMETER DESCRIPTION
MIN
MAX
MIN
MAX
MIN
MAX
Tss
Time from strobe to stop assertion
50
50
50
Tli
Limited interlock time
0
150
0
150
0
150
Taz
Output release time
10
10
10
Tzah
Output enable time
20
20
20
Tmli
Interlock time
20
20
20
Tds
Data setup time (at device side)
15
10
7
Tdh
Data Hold time
(at device side)
5
5
5
Tack
Hold time after
DMACK negation
20
20
20
Trdyz
Pull up time before DSTROBE release
20
20
20
Figure 31. Ultra DMA cycle timings (Device terminating Read)
Electrical Interface Specifications
45