IBM DARA-206000 Hard Drive Specifications - Page 55

Data Hold time

Page 55 highlights

PARAMETER DESCRIPTION Tui Tack Tenv Tzrdy Tfs Tcyc T2cyc Taz Tzad Tdvs Tdvh Unlimited interlock time Setup time before DMACK assertion Envelope time Wait time before driving DSTROBE First strobe time Cycle Time 2 Cycle time Output release time Output enable time Data setup time (at device side) Data Hold time (at device side) [nsec] MODE0 MODE1 MODE2 MIN MAX MIN MAX MIN MAX 0 0 0 20 20 20 20 70 20 70 20 70 0 0 0 0 230 0 200 0 170 112 73 54 230 154 115 10 10 10 0 0 0 70 48 30 6 6 6 PARAMETER DESCRIPTION Tui Tack Tenv Tzrdy Tfs Tcyc T2cyc Taz Tzad Tdvs Tdvh Unlimited interlock time Setup time before DMACK assertion Envelope time Wait time before driving DSTROBE First strobe time Cycle Time 2 Cycle time Output release time Output enable time Data setup time (at device side) Data Hold time (at device side) [nsec] MODE3 MODE4 MIN MAX MIN MAX 0 20 20 55 0 0 130 39 86 10 0 20 6 0 20 20 55 0 0 120 25 57 10 0 6 6 Figure 33. Ultra D M A cycle timings (Initiating Read) Electrical Interface Specifications 45

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190
  • 191
  • 192
  • 193
  • 194
  • 195
  • 196
  • 197
  • 198
  • 199
  • 200
  • 201
  • 202
  • 203
  • 204
  • 205
  • 206

[nsec]
MODE0
MODE1
MODE2
PARAMETER DESCRIPTION
MIN
MAX
MIN
MAX
MIN
MAX
Tui
Unlimited interlock time
0
0
0
Tack
Setup time before
DMACK assertion
20
20
20
Tenv
Envelope time
20
70
20
70
20
70
Tzrdy
Wait time before driving DSTROBE
0
0
0
Tfs
First strobe time
0
230
0
200
0
170
Tcyc
Cycle Time
112
73
54
T2cyc
2 Cycle time
230
154
115
Taz
Output release time
10
10
10
Tzad
Output enable time
0
0
0
Tdvs
Data setup time (at device side)
70
48
30
Tdvh
Data Hold time
(at device side)
6
6
6
[nsec]
MODE3
MODE4
PARAMETER DESCRIPTION
MIN
MAX
MIN
MAX
Tui
Unlimited interlock time
0
0
Tack
Setup time before
DMACK assertion
20
20
Tenv
Envelope time
20
55
20
55
Tzrdy
Wait time before driving DSTROBE
0
0
Tfs
First strobe time
0
130
0
120
Tcyc
Cycle Time
39
25
T2cyc
2 Cycle time
86
57
Taz
Output release time
10
10
Tzad
Output enable time
0
0
Tdvs
Data setup time (at device side)
20
6
Tdvh
Data Hold time
(at device side)
6
6
Figure 33. Ultra DMA cycle timings (Initiating Read)
Electrical Interface Specifications
45