IBM DARA-206000 Hard Drive Specifications - Page 63

Device Pausing Write DMA

Page 63 highlights

6.5.3.6 Device Pausing Write DMA DMARQ DMACK STOP DDMARDY HSTROBE < Tsr > < Trfs > Figure 42. Ultra D M A cycle time chart (Device pausing Write) PARAMETER DESCRIPTION Tsr Strobe to ready response time Trfs Ready to final strobe time PARAMETER DESCRIPTION Tsr Strobe to ready response time Trfs Ready to final strobe time [nsec] MODE0 MODE1 MODE2 MIN MAX MIN MAX MIN MAX 50 30 20 75 70 60 [nsec] MODE3 MODE4 MIN MAX MIN MAX 60 60 Note : When a device does not meet Tsr, it shall be ready to receive 3 more strobes after DDMARDY is negated. Figure 43. Ultra D M A cycle timings (Device pausing Write) Electrical Interface Specifications 53

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190
  • 191
  • 192
  • 193
  • 194
  • 195
  • 196
  • 197
  • 198
  • 199
  • 200
  • 201
  • 202
  • 203
  • 204
  • 205
  • 206

6.5.3.6
Device Pausing Write DMA
DMARQ
DMACK
STOP
< Tsr >
DDMARDY
<
Trfs
>
HSTROBE
Figure 42. Ultra DMA cycle time chart (Device pausing Write)
[nsec]
MODE0
MODE1
MODE2
PARAMETER DESCRIPTION
MIN
MAX
MIN
MAX
MIN
MAX
Tsr
Strobe to ready response time
50
30
20
Trfs
Ready to final strobe time
75
70
60
[nsec]
MODE3
MODE4
PARAMETER DESCRIPTION
MIN
MAX
MIN
MAX
Tsr
Strobe to ready response time
Trfs
Ready to final strobe time
60
60
Note : When a device does not meet Tsr, it shall be ready to receive
3 more strobes after
DDMARDY is negated.
Figure 43. Ultra DMA cycle timings (Device pausing Write)
Electrical Interface Specifications
53