MSI A55M User Guide - Page 87

eines Vorladung BefeHls. Der GefüHlversTärker kann DaTen zu den Zellen

Page 87 highlights

MS-7786 Address Strobe - RAS) für eine Vorbereitung bekommt. Wird dem RAS bis zur Auffrischung des DRAM nicht genug Zeit zum Aufbau seiner Ladung gegeben, kann der Refresh unvollständig ausfallen und das DRAM Daten verlieren. Dieser Menüpunkt ist nur relevant, wenn DRAM verwendet wird. tRAS Diese Einstellung definiert die Zeit (RAS) zum Lesen und Schreiben einer Speicherzelle. tRC Die Reihe Taktzyklen Option spezifiziert die Mindestdauer der Taktgeberzyklen. Die Speicherreihe einen vollen Zyklus Zeit braucht, von der Reihe Aktivierung bis zu Precharge der aktiven Reihe fest. tRTP Legt das Zeitintervall zwischen dem Lesebefehl und dem vorgeladenen Befehl fest. tWR Mindestausenzeit zwischen Ende des geschreibt Datenstoß und den Anfang eines Vorladung Befehls. Der Gefühlverstärker kann Daten zu den Zellen zurückstellen. tRRD Diese Option legt die Aktiv-zu-Aktive Verzögerung von den unterschiedlichen angegrenzter Teil des Speicher fest. tWTR Mindestausenzeit zwischen Ende des geschreibt Datenstoß und den Anfang des Kolumnelesen Befehls. Der I/O-Gating kann den Gefühlverstärker übersteueren, bevor gelesener Befehl beginnt. tRFC0/ 1 Diese Einstellung stellt das Nehmen der Zeit RFC0/1 fest, um von zu lesen und zu einer Speicherzelle zu schreiben. tWCL Einstellen des tWCL- Zeitintervalls (Write CAS Latency). tFAW Einstellen des tFAW -Zeitintervalls (four activate window delay). tREF Einstellen des tREF- Zeitintervalls (refresh rate). Advanced Channel 1/ 2 Timing Configuration Drücken Sie die Eingabetaste , um das Untermenü aufzurufen. Hier können für jeden Kanal erweiterte Speichereinstellungen vorgenommen werden. tRWTT0/ tWRRD/ tWRWR/ tRDRD Hier können Sie die Speicher-Timing für den Speicherkanal 1 und 2 festsetzen. Bank Interleaving Bank Interleaving ist ein wichtiger Parameter für das Verbessern von Übertak- 87

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171

87
MS-7786
Address STrobe - RAS) für eine VorbereiTung bekommT. Wird dem RAS bis zur
AuffriscHung des DRAM nicHT genug ZeiT zum Aufbau seiner Ladung gegeben,
kann der RefresH unvollsTändig ausfallen und das DRAM DaTen verlieren. Die-
ser MenüpunkT isT nur relevanT, wenn DRAM verwendeT wird.
TRAS
Diese EinsTellung definierT die ZeiT (RAS) zum Lesen und ScHreiben einer
SpeicHerzelle.
TRC
Die ReiHe takTzYklen OpTion spezifizierT die MindesTdauer der takTgeberzYklen.
Die SpeicHerreiHe einen vollen ZYklus ZeiT braucHT, von der ReiHe AkTivierung
bis zu PrecHarge der akTiven ReiHe fesT.
TRtP
LegT das ZeiTinTervall zwiscHen dem LesebefeHl und dem vorgeladenen BefeHl
fesT.
TWR
MindesTausenzeiT zwiscHen Ende des gescHreibT DaTensToß und den Anfang
eines Vorladung BefeHls. Der GefüHlversTärker kann DaTen zu den Zellen
zurücksTellen.
TRRD
Diese OpTion legT die AkTiv-zu-AkTive Verzögerung von den unTerscHiedlicHen
angegrenzTer teil des SpeicHer fesT.
TWtR
MindesTausenzeiT zwiscHen Ende des gescHreibT DaTensToß und den Anfang
des Kolumnelesen BefeHls. Der I/O-GaTing kann den GefüHlversTärker über-
sTeueren, bevor gelesener BefeHl beginnT.
TRFC0/ ±
Diese EinsTellung sTellT das NeHmen der ZeiT RFC0/± fesT, um von zu lesen und
zu einer SpeicHerzelle zu scHreiben.
TWCL
EinsTellen des TWCL- ZeiTinTervalls (WriTe CAS LaTencY).
TFAW
EinsTellen des TFAW -ZeiTinTervalls (four acTivaTe window delaY).
TREF
EinsTellen des TREF- ZeiTinTervalls (refresH raTe).
Advanced CHannel ±/ 2 timing ConfiguraTion
Drücken Sie die EingabeTasTe <EnTer>, um das UnTermenü aufzurufen. hier
können für jeden Kanal erweiTerTe SpeicHereinsTellungen vorgenommen
werden.
TRWtt0/ TWRRD/ TWRWR/ TRDRD
hier können Sie die SpeicHer-timing für den SpeicHerkanal ± und 2 fesTseT-
zen.
Bank InTerleaving
Bank InTerleaving isT ein wicHTiger ParameTer für das Verbessern von ÜberTak-