Lenovo PC 300PL Technical Information Manual 6275, 6285 - Page 64

Appendix A. Connector Pin Assignments, AGP Monitor Port Connector, Memory Connectors

Page 64 highlights

Appendix A. Connector Pin Assignments Appendix A. Connector Pin Assignments The following figures show the pin assignments for various system board connectors. AGP Monitor Port Connector 5 10 15 1 6 11 Figure 28. AGP Monitor Port Connector Pin Assignments Pin Signal I/O Pin 1 Red O 2 3 Blue O 4 5 Ground NA 6 7 Green ground NA 8 9 +5 V, used by DDC2B NA 10 11 Monitor ID 0 - Not I 12 used 13 Horizontal sync O 14 15 DDC2B clock I/O Signal I/O Green O Monitor ID 2 - Not I used Red ground NA Blue ground NA Ground NA DDC2B serial data I/O Vertical sync O Memory Connectors 85 168 1 84 Figure 29 (Page 1 of 3). System Memory Connector Pin Assignments Pin x64 Non-Parity x72 ECC Pin 1 VSS VSS 85 2 DQ0 DQ0 86 3 DQ1 DQ1 87 4 DQ2 DQ2 88 5 DQ3 DQ3 89 6 VCC VCC 90 7 DQ4 DQ4 91 8 DQ5 DQ5 92 9 DQ6 DQ6 93 10 DQ7 DQ7 94 11 DQ8 DQ8 95 12 VSS VSS 96 x64 Non-Parity VSS DQ32 DQ33 DQ34 DQ35 VCC DQ36 DQ37 DQ38 DQ39 DQ40 VSS x72 ECC VSS DQ32 DQ33 DQ34 DQ35 VCC DQ36 DQ37 DQ38 DQ39 DQ40 VSS 52 Copyright IBM Corp. June 1998

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88

Appendix A.
Connector Pin Assignments
Appendix A.
Connector Pin Assignments
The following figures show the pin assignments for various system board connectors.
AGP Monitor Port Connector
5
1
10
6
15
11
Memory Connectors
1
85
84
168
Figure 28. AGP Monitor Port Connector Pin Assignments
Pin
Signal
I/O
Pin
Signal
I/O
1
Red
O
2
Green
O
3
Blue
O
4
Monitor ID 2 - Not
used
I
5
Ground
NA
6
Red ground
NA
7
Green ground
NA
8
Blue ground
NA
9
+5 V, used by DDC2B
NA
10
Ground
NA
11
Monitor ID 0 - Not
used
I
12
DDC2B serial data
I/O
13
Horizontal sync
O
14
Vertical sync
O
15
DDC2B clock
I/O
Figure 29 (Page 1 of 3). System Memory Connector Pin Assignments
Pin
x64 Non-Parity
x72 ECC
Pin
x64 Non-Parity
x72 ECC
1
VSS
VSS
85
VSS
VSS
2
DQ0
DQ0
86
DQ32
DQ32
3
DQ1
DQ1
87
DQ33
DQ33
4
DQ2
DQ2
88
DQ34
DQ34
5
DQ3
DQ3
89
DQ35
DQ35
6
VCC
VCC
90
VCC
VCC
7
DQ4
DQ4
91
DQ36
DQ36
8
DQ5
DQ5
92
DQ37
DQ37
9
DQ6
DQ6
93
DQ38
DQ38
10
DQ7
DQ7
94
DQ39
DQ39
11
DQ8
DQ8
95
DQ40
DQ40
12
VSS
VSS
96
VSS
VSS
52
Copyright IBM Corp. June 1998