Brother International HL 5030 Service Manual - Page 84

Power Supply, 1.9V is used for the CPU within

Page 84 highlights

CHAPTER 3 THEORY OF OPERATION 1.3.14 Power Supply +5V is generated by the 3-pin regulator from astable 7V supplied from the LVPS. +5V is used for the IEEE1284 interface, the LD PCB and the engine PCB. In addition, +1.9V is generated by the 3-pin regulator from 3.3V supplied from the LVPS. +1.9V is used for the CPU within the ASIC and the logic circuit. OT1 + + C101 6.3V 6V C220 VDD7 C114 C22 16V + + C100 Q2 C104 VCC 2 3 GND OUT 1 NJU7223DL1-19 VDD3 D1 RB751V-40 C93 C104 C89 16V C10 VDD1.8 0V D2 RB751V-40 Q3 NJM2391DL1-05 C122 VCC GND OUT C116 C104 C104 C103 C10 16V VDD5 0V VDD7 0V VDD3 C115 + LVPS CN7 2 +7V C220 6.3V 6V 3 0V 1 +3V B3B-EH FG1 Fig. 3-27 OT1 + + VDD3 C138 6.3V 6V C220 + C137 C104 Q5 VCC 2 3 GND OUT 1 NJU7223DL1-19 VDD7 D2 D1 RB751V-40 C128 C104 VDD1.8 C125 16V C10 0V C157 C22 16V + C158 C104 RB751V-40 Q6 NJM2391DL1-19 VCC OUT GND C151 C104 C140 C10 16V VDD5 0V VDD7 0V VDD3 LVPS CN8 2 +7V C141 + C220 6.3V 6V 3 0V 1 +3V B3B-EH FG1 Fig. 3-28 3-16

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190
  • 191
  • 192
  • 193
  • 194
  • 195
  • 196
  • 197
  • 198
  • 199
  • 200
  • 201
  • 202
  • 203
  • 204
  • 205
  • 206
  • 207
  • 208
  • 209
  • 210
  • 211
  • 212
  • 213
  • 214
  • 215
  • 216
  • 217
  • 218
  • 219
  • 220
  • 221
  • 222
  • 223
  • 224
  • 225
  • 226
  • 227
  • 228
  • 229
  • 230
  • 231
  • 232
  • 233
  • 234
  • 235
  • 236
  • 237
  • 238
  • 239
  • 240
  • 241
  • 242
  • 243
  • 244
  • 245
  • 246
  • 247
  • 248
  • 249
  • 250
  • 251
  • 252
  • 253
  • 254
  • 255
  • 256
  • 257
  • 258
  • 259
  • 260
  • 261
  • 262
  • 263
  • 264
  • 265

CHAPTER 3 THEORY OF OPERATION
3-16
1.3.14 Power Supply
+5V is generated by the 3-pin regulator from astable 7V supplied from the LVPS.
+5V is used
for the IEEE1284 interface, the LD PCB and the engine PCB.
In addition, +1.9V is generated
by the 3-pin regulator from 3.3V supplied from the LVPS.
+1.9V is used for the CPU within
the ASIC and the logic circuit.
<HL-5030/5040/5050>
+
+
+
+
+
VDD7
0V
C115
C220
6.3V 6V
VDD3
B3B-EH
1
+3V
CN7
2
+7V
3
0V
VDD7
D2
RB751V-40
0V
VDD5
Q3
NJM2391DL1-05
OUT
VCC
GND
C114
C22
16V
C116
C104
FG1
OT1
C103
C10
16V
C122
C104
0V
VDD1.8
Q2
NJU7223DL1-19
1
OUT
2
VCC
3
GND
C100
C104
C89
C10
16V
D1
RB751V-40
C101
C220
6.3V 6V
VDD3
C93
C104
LVPS
Fig. 3-27
<HL-5070N>
+
+
+
+
+
VDD7
D2
RB751V-40
0V
VDD5
Q6
NJM2391DL1-19
OUT
VCC
GND
C157
C22
16V
C151
C104
FG1
OT1
C140
C10
16V
C158
C104
VDD7
0V
C141
C220
6.3V 6V
VDD3
B3B-EH
1
+3V
CN8
2
+7V
3
0V
C138
C220
6.3V 6V
VDD3
C128
C104
0V
VDD1.8
Q5
NJU7223DL1-19
1
OUT
2
VCC
3
GND
C137
C104
C125
C10
16V
D1
RB751V-40
LVPS
Fig. 3-28