IBM DTTA-351010 Hard Drive Specifications - Page 41

Initiating Write DMA

Get IBM DTTA-351010 - Deskstar 10.1 GB Hard Drive PDF manuals and user guides View all IBM DTTA-351010 manuals
Add to My Manuals
Save this manual to your list of manuals

Page 41 highlights

6.2.4.5 Initiating Write DMA DMARQ DMACK STOP DDMARDY HSTROBE DB(15:00) < Tui > Tzrdy > < < Tli > < Tui < > < T2cyc > Tcyc > < Tcyc > Tds < > < > Tdh XXXXXXXXXXXXXXXXXXXXXXXXXX WT Data XXX WT Data XXX WT Data < Host drives DB > PARAMETER DESCRIPTION Tui Tack Tenv Tzrdy Tli Tcyc T2cyc Tds Tdh Unlimited interlock time Setup time before DMACK assertion Envelope time Wait time before driving DSTROBE Limited interlock time Cycle Time 2 Cycle time Data setup time (at device side) Data Hold time (at device side) Figure 25. Ultra D M A cycle timings (Initiating Write) [nsec] MODE0 MODE1 MODE2 MIN MAX MIN MAX MIN MAX 0 0 0 20 20 20 20 70 20 70 20 70 0 0 0 0 150 0 150 0 150 114 75 55 235 156 117 15 10 7 5 5 5 Specification 33

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
6.2.4.5
Initiating Write DMA
DMARQ
<
Tui
>
DMACK
<Tack> <Tenv>
STOP
Tzrdy >
<
< Tli >
DDMARDY
<
T2cyc
>
<Tack>
Tui <
><
Tcyc
><
Tcyc
>
HSTROBE
Tds <
><
> Tdh
DB(15:00)
XXXXXXXXXXXXXXXXXXXXXXXXXX
WT Data
XXX
WT Data
XXX
WT Data
<
Host drives DB
>
[nsec]
MODE0
MODE1
MODE2
PARAMETER DESCRIPTION
MIN
MAX
MIN
MAX
MIN
MAX
Tui
Unlimited interlock time
0
0
0
Tack
Setup time before
DMACK assertion
20
20
20
Tenv
Envelope time
20
70
20
70
20
70
Tzrdy
Wait time before driving DSTROBE
0
0
0
Tli
Limited interlock time
0
150
0
150
0
150
Tcyc
Cycle Time
114
75
55
T2cyc
2 Cycle time
235
156
117
Tds
Data setup time (at device side)
15
10
7
Tdh
Data Hold time
(at device side)
5
5
5
Figure 25. Ultra DMA cycle timings (Initiating Write)
Specification
33