Toshiba A105 S4064 Maintenance Manual - Page 262

CN508, DDR2 DIMM1 Socket 200-Pin, M_CLK_DDR1

Page 262 highlights

Appendices 173 /M_DATA(50)' 175 /M_DATA(51)' 177 DGND' 179 /M_DATA(56)' 181 /M_DATA(57)' 183 DGND' 185 /M_DM(7)' 187 DGND' 189 /M_DATA(58)' 191 /M_DATA(59)' 193 DGND' 195 /SB_SMDAT_3' 197 /SB_SMCLK_3' 199 /+V3S' I/O 174 I/O 176 - 178 I/O 180 I/O 182 - 184 - 186 - 188 I/O 190 I/O 192 - 194 I/O 196 I/O 198 - 200 Apx. C Pin Assignments /M_DATA(54)' I/O /M_DATA(55)' I/O DGND' - /M_DATA(60)' I/O /M_DATA(61)' I/O DGND' O /M_DQS#(7)' I/O /M_DQS(7)' I/O DGND' - /M_DATA(62)' I/O /M_DATA(63)' I/O DGND' - /N$837418' - /N$837419' - C.33 CN508 DDR2 DIMM1 Socket (200-Pin) Table C-33 DDR2 DIMM1 Socket pin assignments (200-Pin) Pin No. 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 Signal Name /SM_VREF' DGND' /M_DATA(0)' /M_DATA(1)' DGND' /M_DQS#(0)' /M_DQS(0)' DGND' /M_DATA(2)' /M_DATA(3)' DGND' /M_DATA(8)' /M_DATA(9)' DGND' /M_DQS#(1)' I/O Pin No. Signal Name I/O I/O 2 DGND' - - 4 /M_DATA(4)' I I/O 6 /M_DATA(5)' I/O- I/O 8 DGND' - - 10 /M_DM(0)' - O 12 DGND' - I/O 14 /M_DATA(6)' I/O - 16 /M_DATA(7)' - I/O 18 DGND' I/O I/O 20 /M_DATA(12)' I/O - 22 /M_DATA(13)' I/O I/O 24 DGND' - O 26 /M_DM(1)' O - 28 DGND' - I/O 30 /M_CLK_DDR1' I/O C-26 Satellite A100/A105 / TECRA A7 Maintenance Manual

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190
  • 191
  • 192
  • 193
  • 194
  • 195
  • 196
  • 197
  • 198
  • 199
  • 200
  • 201
  • 202
  • 203
  • 204
  • 205
  • 206
  • 207
  • 208
  • 209
  • 210
  • 211
  • 212
  • 213
  • 214
  • 215
  • 216
  • 217
  • 218
  • 219
  • 220
  • 221
  • 222
  • 223
  • 224
  • 225
  • 226
  • 227
  • 228
  • 229
  • 230
  • 231
  • 232
  • 233
  • 234
  • 235
  • 236
  • 237
  • 238
  • 239
  • 240
  • 241
  • 242
  • 243
  • 244
  • 245
  • 246
  • 247
  • 248
  • 249
  • 250
  • 251
  • 252
  • 253
  • 254
  • 255
  • 256
  • 257
  • 258
  • 259
  • 260
  • 261
  • 262
  • 263
  • 264
  • 265
  • 266
  • 267
  • 268
  • 269
  • 270
  • 271
  • 272
  • 273
  • 274
  • 275
  • 276
  • 277
  • 278
  • 279
  • 280
  • 281
  • 282
  • 283
  • 284
  • 285
  • 286
  • 287
  • 288
  • 289
  • 290
  • 291
  • 292
  • 293
  • 294

Appendices
Apx. C
Pin Assignments
C-26
Satellite A100/A105 / TECRA A7
Maintenance Manual
173
/M_DATA(50)'
I/O
174
/M_DATA(54)'
I/O
175
/M_DATA(51)'
I/O
176
/M_DATA(55)'
I/O
177
DGND'
-
178
DGND'
-
179
/M_DATA(56)'
I/O
180
/M_DATA(60)'
I/O
181
/M_DATA(57)'
I/O
182
/M_DATA(61)'
I/O
183
DGND'
-
184
DGND'
O
185
/M_DM(7)'
-
186
/M_DQS#(7)'
I/O
187
DGND'
-
188
/M_DQS(7)'
I/O
189
/M_DATA(58)'
I/O
190
DGND'
-
191
/M_DATA(59)'
I/O
192
/M_DATA(62)'
I/O
193
DGND'
-
194
/M_DATA(63)'
I/O
195
/SB_SMDAT_3'
I/O
196
DGND'
-
197
/SB_SMCLK_3'
I/O
198
/N$837418'
-
199
/+V3S'
-
200
/N$837419'
-
C.33
CN508
DDR2 DIMM1 Socket (200-Pin)
Table C-33
DDR2 DIMM1 Socket pin assignments (200-Pin)
Pin No.
Signal Name
I/O
Pin No.
Signal Name
I/O
1
/SM_VREF'
I/O
2
DGND'
-
3
DGND'
-
4
/M_DATA(4)'
I
5
/M_DATA(0)'
I/O
6
/M_DATA(5)'
I/O-
7
/M_DATA(1)'
I/O
8
DGND'
-
9
DGND'
-
10
/M_DM(0)'
-
11
/M_DQS#(0)'
O
12
DGND'
-
13
/M_DQS(0)'
I/O
14
/M_DATA(6)'
I/O
15
DGND'
-
16
/M_DATA(7)'
-
17
/M_DATA(2)'
I/O
18
DGND'
I/O
19
/M_DATA(3)'
I/O
20
/M_DATA(12)'
I/O
21
DGND'
-
22
/M_DATA(13)'
I/O
23
/M_DATA(8)'
I/O
24
DGND'
-
25
/M_DATA(9)'
O
26
/M_DM(1)'
O
27
DGND'
-
28
DGND'
-
29
/M_DQS#(1)'
I/O
30
/M_CLK_DDR1'
I/O