Casio QT 6000 Service Manual - Page 57

QFP256, Top view, 7. CPU IC26: SH7751, 7-1. Pin Assignment

Page 57 highlights

8-7. CPU (IC26: SH7751) 8-7-1. Pin Assignment 192 191 190 189 188 187 186 AD0 185 AD1 184 183 182 AD2 181 AD3 180 AD4 179 AD5 178 AD6 177 AD7 176 175 174 C/ 173 AD8 172 AD9 171 AD10 170 169 168 AD11 167 AD12 166 AD13 165 AD14 164 AD15 163 C/ 162 PAR 161 160 159 158 157 156 155 154 153 152 C/ 151 AD16 150 AD17 149 AD18 148 AD19 147 AD20 146 145 144 143 142 AD21 141 AD22 140 AD23 139 C/ 138 AD24 137 AD25 136 AD26 135 AD27 134 AD28 133 AD29 132 131 130 AD30 129 AD31 XTAL2 193 EXTAL2 194 VDD-RTC 195 VSS-RTC 196 CA 197 198 199 200 NMI 201 / 202 / 203 MD6/ 204 205 TXD 206 207 208 209 210 MD2/RXD2 211 RXD 212 TCLK 213 MD8/ 214 SCK 215 MD1/TXD2 216 MD0/SCK2 217 MD7/ 218 AUDSYNC 219 AUDCK 220 221 222 AUDATA0 223 AUDATA1 224 225 226 AUDATA2 227 AUDATA3 228 Reserved 229 MD3/ 230 MD4/ 231 MD5 232 233 234 DACK0 235 DACK1 236 DRAK0 237 DRAK1 238 239 240 STATUS0 241 STATUS1 242 243 244 /BRKACK 245 TDO 246 247 248 VDD-PLL2 249 VSS-PLL2 250 VDD-PLL1 251 VSS-PLL1 252 VDD-CPG 253 VSS-CPG 254 XTAL 255 EXTAL 256 QFP256 (Top view) VDD (internal) VSS (internal) VDDQ (IO) VSSQ (IO) 128 127 / 126 / 125 PCICLK 124 123 122 IDSEL 121 /MD9 120 119 118 /MD10 117 116 115 114 113 112 111 110 / 109 / 108 A25 107 A24 106 105 104 A23 103 A22 102 A21 101 A20 100 A19 99 A18 98 97 96 D31 95 D30 94 93 92 D29 91 D28 90 D27 89 D26 88 D25 87 D24 86 D23 85 D22 84 D21 83 D20 82 81 80 79 78 D19 77 D18 76 D17 75 D16 74 /DQM3 73 /DQM2 72 A17 71 A16 70 A15 69 A14 68 67 66 A13 65 A12 A11 64 A10 63 A9 62 A8 61 A7 60 A6 59 A5 58 A4 57 56 55 A3 54 A2 53 A1 52 A0 51 50 49 48 47 46 CKE 45 44 Reserved 43 42 41 Reserved 40 CKIO 39 38 /DQM1 37 /DQM0 36 D15 35 D14 34 D13 33 D12 32 D11 31 30 29 D10 28 D9 27 D8 26 D7 25 D6 24 D5 23 D4 22 D3 21 D2 20 D1 19 18 17 16 15 D0 14 13 12 11 10 9 8 7 6 TDI 5 4 3 TCK 2 TMS 1 RD/ / / / Note: Power must be supplied to the on-chip PLL power supply pins (VDD-PLL1, VDD-PLL2, VSS-PLL1, VSS-PLL2, VDD-CPG, VSS-CPG, VDD-RTC, and VSS-RTC) regardless of whether or not the PLL circuits, crystal resonator, and RTC are used. - 55 -

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154

— 55 —
8-7. CPU (IC26: SH7751)
8-7-1. Pin Assignment
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
XTAL2
EXTAL2
VDD-RTC
VSS-RTC
CA
NMI
/
/
MD6/
TXD
MD2/RXD2
RXD
TCLK
MD8/
SCK
MD1/TXD2
MD0/SCK2
MD7/
AUDSYNC
AUDCK
AUDATA0
AUDATA1
AUDATA2
AUDATA3
Reserved
MD3/
MD4/
MD5
DACK0
DACK1
DRAK0
DRAK1
STATUS0
STATUS1
/BRKACK
TDO
VDD-PLL2
VSS-PLL2
VDD-PLL1
VSS-PLL1
VDD-CPG
VSS-CPG
XTAL
EXTAL
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
/
/
PCICLK
IDSEL
/MD9
/MD10
/
/
A25
A24
A23
A22
A21
A20
A19
A18
D31
D30
D29
D28
D27
D26
D25
D24
D23
D22
D21
D20
D19
D18
D17
D16
/DQM3
/DQM2
A17
A16
A15
A14
A13
A12
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
TMS
TCK
TDI
/
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
/DQM0
/DQM1
RD/
CKIO
Reserved
Reserved
/
/
CKE
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
192
191
190
189
188
187
186
185
184
183
182
181
180
179
178
177
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
C/
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15
C/
PAR
C/
AD16
AD17
AD18
AD19
AD20
AD21
AD22
AD23
C/
AD24
AD25
AD26
AD27
AD28
AD29
AD30
AD31
QFP256
(Top view)
VDD (internal)
VSS (internal)
VDDQ (IO)
VSSQ (IO)
Note:
Power must be supplied to the on-chip PLL power supply pins (VDD-PLL1, VDD-PLL2, VSS-PLL1,
VSS-PLL2, VDD-CPG, VSS-CPG, VDD-RTC, and VSS-RTC) regardless of whether or not the PLL
circuits, crystal resonator, and RTC are used.