Brother International DCP 8040 Service Manual - Page 60

LVX161284, 3.3V

Page 60 highlights

CHAPTER 3 THEORY OF OPERATION 1.3.3 IEEE1284 Stores the data received from the PC into DRAM as controlled by the DMA controller. It is applicable to both normal receiving and bi-directional communication (nibble mode, byte mode, ECP mode). 74LVX161284, 3.3V 5.0V level shifter IC stores the pull-up resistance in signal wire at the connector side C135 L PC Printer H Printer PC CDCC_DIR 2B CDCC_HD 2B 0V U11 48 18 DIR VCC 1 7 HD VCC 34 31 GND VCC_CABLE 42 VCC_CABLE INITN 5D SEINN 5D HBUSY 5D STBN 5D CDCC_D[7-0] 3A CDCC_D[7-0] 1C CDCC_D[0] CDCC_D[1] CDCC_D[2] CDCC_D[3] CDCC_D[4] CDCC_D[5] CDCC_D[6] 230 229 228 227 CDCC_D[0] 240 CDCC_D[1] 239 CDCC_D[2] 238 CDCC_D[3] 235 CDCC_D[4] 234 CDCC_D[5] 233 CDCC_D[6] 232 CDCC_D[7] 231 U7 CDCCINITN CDCCSINN CDCCHBUSY CDCCSTBN CDCC_D0 CDCC_D1 CDCC_D2 CDCC_D3 CDCC_D4 CDCC_D5 CDCC_D6 CDCC_D7 CDCCACKN CDCCBUSY CDCCPEN CDCCSLCT CDCCFLTN CDCC_D[7] 245 244 243 242 241 INITN_IN CDC-.cir/2B SELINN_IN CDC-.cir/2B HBUSY_IN CDC-.cir/2B STBN_IN CDC-.cir/2B Aurora 0V C119 C118 C116 C115 C101 C101 C101 C101 10 GND 15 GND 39 GND 8 A1 9 A2 11 A3 12 A4 13 A5 14 A6 16 A7 17 A8 2 A9 3 A10 4 A11 5 A12 6 A13 41 B1 40 B2 38 B3 37 B4 36 B5 35 B6 33 B7 32 B8 47 Y9 46 Y10 45 Y11 44 Y12 43 Y13 D[0] D[1] D[2] D[3] D[4] D[5] D[6] D[7] 29 C14 28 C15 27 C16 26 C17 20 A14 21 A15 22 A16 23 A17 19 PLHIN 24 HLH PLH HLHIN TP999 74LVX161284 30 TP998 25 0V Fig. 3-5 C120 C103 C136 C103 C121 C103 C103 VDD3 VDD5 0V C101 C101 C101 C101 C101 C101 C101 C101 0V D[7-0] CDC-.cir/3C VDD5 C133 C132 C130 C129 C127 C126 C124 C123 0V HBUSY_IN CDC-.cir/1B SELINN_IN CDC-.cir/1B INITN_IN CDC-.cir/1B STBN_IN CDC-.cir/1B TP118 TP119 TP120 TP121 R113 R115 R119 R131 33 33 33 33 DA2 C3 C2 C1 D[7-0] CDC-.cir/3A D[7-0] D[0] D[1] D[2] D[3] D[4] D[5] D[6] D[7] TP122 RA6 1 2 3 4 RA5 1 2 TP123 3 4 C1 DF5A6.8FU 0V 33 8 7 6 5 33 8 7 6 5 DA4 C2 INITN 1B SEINN 1B HBUSY 1B STBN 1B DF5A6.8FU 0V C3 A C4 A C4 C1 C2 C3 C4 DA3 DF5A6.8FU A ZD1 UDZS6.8B C4 C3 C2 C1 A NC DA5 NC NC NC DF5A6.8FU IF_FG IF_FG2 CN5 18 +5V 16 0V 17 0V 19 0V 20 0V 21 0V 22 0V 23 0V 24 0V 25 0V 26 0V 27 0V 28 0V 29 0V 30 0V 10 ACK 11 BUSY 12 PE 13 SELECT 32 FLT 14 ATFEED 36 SELIN 31 INPRIM 1 STB 2 DI1 3 DI2 4 DI3 5 DI4 6 DI5 7 DI6 8 DI7 9 DI8 15 NC 33 NC 34 NC 35 NC 37 FG 38 FG 1.3.4 ROM Fig. 3-6 3-4

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190
  • 191
  • 192
  • 193
  • 194
  • 195
  • 196
  • 197
  • 198
  • 199
  • 200
  • 201
  • 202
  • 203
  • 204
  • 205
  • 206
  • 207
  • 208
  • 209
  • 210
  • 211
  • 212
  • 213
  • 214
  • 215
  • 216
  • 217
  • 218
  • 219
  • 220
  • 221
  • 222
  • 223
  • 224
  • 225
  • 226
  • 227
  • 228
  • 229
  • 230
  • 231
  • 232
  • 233
  • 234
  • 235
  • 236
  • 237
  • 238
  • 239
  • 240
  • 241
  • 242
  • 243
  • 244
  • 245
  • 246
  • 247
  • 248
  • 249
  • 250
  • 251
  • 252
  • 253
  • 254
  • 255
  • 256
  • 257
  • 258
  • 259
  • 260
  • 261
  • 262
  • 263
  • 264
  • 265
  • 266
  • 267
  • 268
  • 269
  • 270
  • 271
  • 272
  • 273
  • 274
  • 275
  • 276
  • 277
  • 278
  • 279
  • 280
  • 281
  • 282
  • 283
  • 284
  • 285
  • 286
  • 287
  • 288
  • 289
  • 290
  • 291
  • 292
  • 293
  • 294
  • 295
  • 296
  • 297
  • 298
  • 299
  • 300
  • 301
  • 302
  • 303
  • 304
  • 305
  • 306
  • 307
  • 308
  • 309
  • 310
  • 311
  • 312
  • 313
  • 314
  • 315
  • 316
  • 317
  • 318
  • 319
  • 320
  • 321
  • 322
  • 323
  • 324
  • 325
  • 326
  • 327
  • 328
  • 329
  • 330
  • 331
  • 332
  • 333
  • 334
  • 335
  • 336
  • 337
  • 338
  • 339
  • 340
  • 341
  • 342
  • 343
  • 344
  • 345
  • 346
  • 347
  • 348
  • 349
  • 350
  • 351
  • 352
  • 353
  • 354
  • 355
  • 356
  • 357
  • 358
  • 359
  • 360
  • 361
  • 362

CHAPTER 3 THEORY OF OPERATION
3-4
1.3.3
IEEE1284
Stores the data received from the PC into DRAM as controlled by the DMA controller.
It is
applicable to both normal receiving and bi-directional communication (nibble mode, byte mode,
ECP mode).
74LVX161284, 3.3V
5.0V level shifter IC stores the pull-up resistance in signal wire at the
connector side
CDCC_D[2]
CDCC_D[3]
CDCC_D[4]
CDCC_D[5]
CDCC_D[6]
CDCC_D[7]
CDCC_D[0]
CDCC_D[1]
CDCC_D[7]
D[4]
CDCC_D[2]
D[0]
D[7-0]
CDCC_D[4]
CDCC_D[6]
D[3]
D[2]
D[6]
D[6]
CDCC_D[3]
D[0]
D[4]
D[5]
D[3]
D[1]
D[2]
D[7]
D[1]
D[7]
CDCC_D[5]
CDCC_D[0]
D[5]
CDCC_D[1]
5D
INITN
5D
SEINN
5D
HBUSY
5D
STBN
2B
CDCC_DIR
L
PC
Printer
H
Printer
PC
1B
INITN
1B
SEINN
1B
1B
HBUSY
STBN
1C
CDCC_D[7-0]
3A
CDCC_D[7-0]
2B
CDCC_HD
U7
Aurora
CDCCINITN
230
CDCCSINN
229
CDCCHBUSY
228
CDCCSTBN
227
CDCC_D0
240
CDCC_D1
239
CDCC_D2
238
CDCC_D3
235
CDCC_D4
234
CDCC_D5
233
CDCC_D6
232
CDCC_D7
231
CDCCACKN
245
CDCCBUSY
244
CDCCPEN
243
CDCCSLCT
242
CDCCFLTN
241
0V
0V
0V
CDC-.cir/3A
D[7-0]
0V
R131
33
ZD1
UDZS6.8B
R113
33
R119
33
R115
33
VDD5
CDC-.cir/2B
HBUSY_IN
CDC-.cir/2B
SELINN_IN
CDC-.cir/2B
INITN_IN
CDC-.cir/2B
STBN_IN
0V
VDD5
VDD3
C121
C103
C135
C103
C120
C103
C136
C103
CDC-.cir/1B
INITN_IN
CDC-.cir/1B
SELINN_IN
CDC-.cir/1B
STBN_IN
CDC-.cir/1B
HBUSY_IN
C115
C101
C116
C101
C118
C101
C119
C101
0V
CDC-.cir/3C
D[7-0]
C123
C101
C127
C101
C129
C101
C133
C101
C124
C101
0V
C132
C101
C130
C101
C126
C101
RA6
33
2
7
1
8
3
6
4
5
RA5
33
2
7
1
8
3
6
4
5
IF_FG2
U11
74LVX161284
48
DIR
1
HD
34
GND
8
A1
9
A2
11
A3
12
A4
13
A5
14
A6
16
A7
17
A8
2
A9
3
A10
4
A11
5
A12
6
A13
20
A14
21
A15
22
A16
23
A17
19
PLHIN
24
HLH
18
VCC
7
VCC
31
VCC_CABLE
42
VCC_CABLE
10
GND
15
GND
39
GND
41
B1
40
B2
38
B3
37
B4
36
B5
35
B6
33
B7
32
B8
47
Y9
46
Y10
45
Y11
44
Y12
43
Y13
29
C14
28
C15
27
C16
26
C17
30
PLH
25
HLHIN
IF_FG
TP118
TP119
TP120
TP121
TP122
TP123
DA2
DF5A6.8FU
C3
C1
C2
A
C4
DA3
DF5A6.8FU
C3
C1
C2
A
C4
DA4
DF5A6.8FU
C3
C1
C2
A
C4
DA5
DF5A6.8FU
C3
C1
C2
A
C4
0V
TP998
TP999
CN5
18 +5V
16 0V
17 0V
25 0V
21 0V
19 0V
22 0V
24 0V
20 0V
23 0V
26 0V
27 0V
28 0V
29 0V
30 0V
10
ACK
11
BUSY
12
PE
13
SELECT
32
FLT
14 ATFEED
36 SELIN
31 INPRIM
1 STB
2 DI1
3 DI2
4 DI3
5 DI4
6 DI5
7 DI6
8 DI7
9 DI8
15 NC
33 NC
34 NC
35 NC
37 FG
38 FG
NC
NC
NC
NC
Fig. 3-5
1.3.4
ROM
Fig. 3-6