IBM DTCA-24090 Hard Drive Specifications - Page 51

DMA Timings Multiword

Page 51 highlights

6.5.2 DMA Timings (Multiword) The Multiword DMA timing meets Mode 2 of the ATA-3 description. 5 DMARQ DMACK HIOR/ HIOW READ DATA WRITE DATA < TL > < T0 > > TI < TD > < TK > < TE> TF < > TJ < > TZ < < TG > TH < PARAMETER DESCRIPTION T0 Cycle time TD HIOR, HIOW pulse width TE HIOR data setup TF HIOR data hold TG HIOW data setup TH HIOW data hold TI DMACK to HIOR/ HIOW setup TJ HIOR/ HIOW to DMACK hold TK HIOR/ HIOW nagated pulse width TL HIOR/ HIOW to DMARQ delay TZ DMACK to tristate Figure 26. D M A (Multi Word) cycle timings MIN MAX Note (nsec) (nsec) 120 70 20 5 20 10 0 5 25 35 25 Electrical Interface Specifications 43

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190

6.5.2
DMA Timings (Multiword)
The Multiword DMA timing meets Mode 2 of the ATA-3 description.
5
DMARQ
< TL >
DMACK
<
T0
>
> TJ <
> TI <
TD
><
TK
>
HIOR/ HIOW
< TE> TF <
> TZ <
READ DATA
<
TG
> TH <
WRITE DATA
PARAMETER DESCRIPTION
MIN
MAX
Note
(nsec) (nsec)
T0
Cycle time
120
TD
HIOR, HIOW pulse width
70
TE
HIOR data setup
20
TF
HIOR data hold
5
TG
HIOW data setup
20
TH
HIOW data hold
10
TI
DMACK to
HIOR/ HIOW setup
0
TJ
HIOR/ HIOW to
DMACK hold
5
TK
HIOR/ HIOW nagated pulse width
25
TL
HIOR/ HIOW to
DMARQ delay
35
TZ
DMACK to tristate
25
Figure 26. DMA (Multi Word) cycle timings
Electrical Interface Specifications
43