Index
303
21850J/0—February 2000
AMD-K6
®
-2 Processor Data Sheet
Preliminary Information
Index
Numerics
100-MHz Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
,
3
clock switching characteristics . . . . . . . . . . . . . . . . . . . . 268
input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 272
output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
321-Pin Staggered CPGA Package . . . . . . . . . . . . . . . . . . . . . 1
specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
3DNow! Technology . . . . . .1
–
3
,
7
,
9
–
10
,
13
–
17
,
21
,
54
,
116
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
,
177
,
192
execution unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
–
17
instruction compatibility, floating-point and. . . . . . . . . 209
instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
,
210
register operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
66-MHz Bus
clock switching characteristics . . . . . . . . . . . . . . . . . . . . 268
input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 276
output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
A
A[20:3] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
–
264
A[31:3] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
A20M# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85
,
212
A20M# Masking of Cache Accesses . . . . . . . . . . . . . . . . . . 199
Absolute Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
,
259
Accelerated Graphic Port (AGP) . . . . . . . . . . . . . . . . . . . . .1
,
3
Acknowledge, Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
Address
bus . . . . . . . . . . . . . . . 86
–
91
,
100
,
127
,
148
,
152
,
154
,
194
hold. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
parity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
parity check. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
stack, return . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
ADS# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
,
263
–
264
ADSC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
,
3
AHOLD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
,
244
-initiated inquire hit to modified line. . . . . . . . . . . . . . . 152
-initiated inquire hit to shared or exclusive line . . . . . . 150
-initiated inquire miss . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
restriction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Airflow
consideration, layout and. . . . . . . . . . . . . . . . . . . . . . . . . 291
management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292
Allocate, Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
AP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
APCHK#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
internal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
–
19
Asserted . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
B
Backoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Base Address, SMM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
BE[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
BF[2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
,
173
,
247
BIST. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
Bits, Predecode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
,
180
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
BOFF# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
,
156
locked operation with . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
Boundary Scan
register (BSR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
test access port (TAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
BR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
Branch
execution unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
history table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
–
2
,
9
,
19
prediction logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
–
18
target cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
BRDY#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
BRDYC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
,
173
,
263
BREQ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
BSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
Buffer Characteristics, I/O . . . . . . . . . . . . . . . . . . . . . . . . . 263
Buffer Model, I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
Built-In Self-Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
Burst
reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
reads, pipelined . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
ready . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
ready copy. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
,
173
writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Bus
100-MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
,
3
address . . . . . . . . . . . . 88
–
91
,
100
,
127
,
148
,
152
,
154
,
194
arbitration cycles, inquire and . . . . . . . . . . . . . . . . . . . . 142
backoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
cycles, special. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
data . 88
,
91
,
94
,
98
–
99
,
114
,
117
,
130
–
132
,
148
,
154
,
158
enables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
hold request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
lock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
state machine diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Bus States
address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
data-NA# requested. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
idle. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
pipeline address. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
pipeline data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
BYPASS Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
Bypass Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
C
Cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
branch target . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
coherency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
disabling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109