viii
Contents
AMD-K6
®
-2 Processor Data Sheet
21850J/0—February 2000
Preliminary Information
12
Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
12.1
Halt State
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
Enter Halt State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
Exit Halt State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
12.2
Stop Grant State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Enter Stop Grant State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Exit Stop Grant State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
12.3
Stop Grant Inquire State . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Enter Stop Grant Inquire State . . . . . . . . . . . . . . . . . . . . . . . 246
Exit Stop Grant Inquire State . . . . . . . . . . . . . . . . . . . . . . . . 246
12.4
Stop Clock State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Enter Stop Clock State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Exit Stop Clock State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
13
Power and Grounding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
13.1
Power Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
13.2
Decoupling Recommendations . . . . . . . . . . . . . . . . . . . . . . . 250
13.3
Pin Connection Requirements
. . . . . . . . . . . . . . . . . . . . . . . 251
14
Electrical Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
14.1
Electrical Data for OPN Suffixes AHX, 400AFQ, and AFR 253
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
Absolute Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
DC Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
14.2
Electrical Data for OPN Suffixes AGR, AFX, and 400AFR 258
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Absolute Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
DC Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
15
I/O Buffer Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . 263
15.1
Selectable Drive Strength . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
15.2
I/O Buffer Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
15.3
I/O Model Application Note
. . . . . . . . . . . . . . . . . . . . . . . . . 265
15.4
I/O Buffer AC and DC Characteristics . . . . . . . . . . . . . . . . . 265
16
Signal Switching Characteristics . . . . . . . . . . . . . . . . . . . . . . 267
16.1
CLK Switching Characteristics . . . . . . . . . . . . . . . . . . . . . . . 267
16.2
Clock Switching Characteristics for 100-MHz Bus
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
16.3
Clock Switching Characteristics for 66-MHz Bus
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
16.4
Valid Delay, Float, Setup, and Hold Timings
. . . . . . . . . . . 269