Contents
vii
21850J/0—February 2000
AMD-K6
®
-2 Processor Data Sheet
Preliminary Information
WBINVD and INVD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
Cache-Line Replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
Cache Snooping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
7.11
Writethrough versus Writeback Coherency States . . . . . . . 199
7.12
A20M# Masking of Cache Accesses
. . . . . . . . . . . . . . . . . . . 199
8
Write Merge Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
8.1
EWBE Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
8.2
Memory Type Range Registers . . . . . . . . . . . . . . . . . . . . . . . 203
UC/WC Cacheability Control Register (UWCCR) . . . . . . . . 203
9
Floating-Point and Multimedia Execution Units . . . . . . . . . 207
9.1
Floating-Point Execution Unit
. . . . . . . . . . . . . . . . . . . . . . . 207
Handling Floating-Point Exceptions . . . . . . . . . . . . . . . . . . . 207
External Logic Support of Floating-Point Exceptions. . . . . 207
9.2
Multimedia
and 3DNow!™ Execution Units
. . . . . . . . . . . . 209
9.3
Floating-Point and MMX™/3DNow!™ Instruction Compatibili-
ty
209
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
FERR# and IGNNE# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
10
System Management Mode (SMM) . . . . . . . . . . . . . . . . . . . . 211
10.1
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
10.2
SMM Operating Mode and Default Register Values
. . . . . 211
10.3
SMM State-Save Area
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
10.4
SMM Revision Identifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
10.5
SMM Base Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
10.6
Halt Restart Slot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
10.7
I/O Trap Dword . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
10.8
I/O Trap Restart Slot
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
10.9
Exceptions, Interrupts, and Debug in SMM
. . . . . . . . . . . . 220
11
Test and Debug
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
11.1
Built-In Self-Test (BIST)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
11.2
Tri-State Test Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
11.3
Boundary-Scan Test Access Port (TAP) . . . . . . . . . . . . . . . . 223
Test Access Port. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
TAP Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
TAP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
TAP Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
TAP Controller State Machine . . . . . . . . . . . . . . . . . . . . . . . . 232
11.4
L1 Cache Inhibit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
Purpose . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
11.5
Debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
Debug Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
Debug Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241