Adaptec 1737100 Programmer Manual - Page 107

register is enabled, causing

Page 107 highlights

Register Descriptions InterruptEn Register Type: R/W Internal Registers Subgroup: Ethernet Functional Registers Byte Address: 88h - 8Bh Specifies if the corresponding bit in INTERRUPTSTATUS register is enabled, causing an external PCI interrupt. The PCI interrupt bit must be enabled in the PCIDEVICECONFIG register. Table 7-44. InterruptEn Register Reset Bit(s) rw Value Description/Function 31:28 r/w 0 GPIOIntEn[3:0] 27 r/w 0 StatisticWrapIntEn 26 r/w 0 Reserved 25 r/w 0 AbNormalInterruptEn 24 r/w 0 GeneralTimerIntEn 23 r/w 0 SoftIntEn 22 r/w 0 RxCompletionQueue1IntEn 21 r/w 0 TxCompletionQueueIntEn 20 r/w 0 PCIIntEn 19 r/w 0 DmaErrIntEn 18 r/w 0 TxDataLowIntEn 17 r/w 0 RxOverunIntEn 16 r/w 0 RxQ1LowBuffersInt 15 r/w 0 NormalInterruptEn 14 r/w 0 TxFrameCompleteIntEn 13 r/w 0 TxDmaDoneIntEn 12 r/w 0 TxQueueDoneIntEn 11 r/w 0 EarlyRxQ2IntEn 10 r/w 0 EarlyRxQ1Int 9 r/w 0 RxQ2DoneInt 8 r 0 RxQ1DoneInt 7 r/w 0 RxGfpNoResponseIntEn 6 r/w 0 RxQ2LowBuffersInt 5 r/w 0 NoTxChecksumIntEn 4 r/w 0 TxLowPrMismatchIntEn 3 r/w 0 TxHiPrMismatchIntEn 2 r/w 0 GfpRxIntEn 1 r/w 0 GfpTxIntEn 0 r/w 0 PCIPadIntEn 7-35

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190

7-35
Register Descriptions
InterruptEn Register
Type: R/W
Internal Registers Subgroup: Ethernet Functional Registers
Byte Address:
88h - 8Bh
Specifies if the corresponding bit in
I
NTERRUPT
S
TATUS
register is enabled, causing
an external PCI interrupt. The PCI interrupt bit must be enabled in the
PCID
EVICE
C
ONFIG
register.
Table 7-44. InterruptEn Register
Bit(s)
rw
Reset
Value
Description/Function
31:28
r/w
0
GPIOIntEn[3:0]
27
r/w
0
StatisticWrapIntEn
26
r/w
0
Reserved
25
r/w
0
AbNormalInterruptEn
24
r/w
0
GeneralTimerIntEn
23
r/w
0
SoftIntEn
22
r/w
0
RxCompletionQueue1IntEn
21
r/w
0
TxCompletionQueueIntEn
20
r/w
0
PCIIntEn
19
r/w
0
DmaErrIntEn
18
r/w
0
TxDataLowIntEn
17
r/w
0
RxOverunIntEn
16
r/w
0
RxQ1LowBuffersInt
15
r/w
0
NormalInterruptEn
14
r/w
0
TxFrameCompleteIntEn
13
r/w
0
TxDmaDoneIntEn
12
r/w
0
TxQueueDoneIntEn
11
r/w
0
EarlyRxQ2IntEn
10
r/w
0
EarlyRxQ1Int
9
r/w
0
RxQ2DoneInt
8
r
0
RxQ1DoneInt
7
r/w
0
RxGfpNoResponseIntEn
6
r/w
0
RxQ2LowBuffersInt
5
r/w
0
NoTxChecksumIntEn
4
r/w
0
TxLowPrMismatchIntEn
3
r/w
0
TxHiPrMismatchIntEn
2
r/w
0
GfpRxIntEn
1
r/w
0
GfpTxIntEn
0
r/w
0
PCIPadIntEn