Index
341
23542A/0—September 2000
AMD-K6™-2E+ Embedded Processor Data Sheet
Preliminary Information
Operating Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
OPN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
Ordering Part Number (OPN) . . . . . . . . . . . . . . . . . . . . . . . 333
Output
delay timings
100-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . 298
66-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . . 302
leakage current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
pin float conditions (table) . . . . . . . . . . . . . . . . . . . . . . . 141
signal state after RESET (table). . . . . . . . . . . . . . . . . . . 200
P
Package
Socket 7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
specifications. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331
Super7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
thermal specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 313
Packed Decimal Data Register . . . . . . . . . . . . . . . . . . . . . . . 34
Page
cache disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
directory entry (PDE). . . . . . . . . . . . . . . . . . . . . .57
–
58
,
209
flush/invalidate register (PFIR) . . . . . . . . . . . . . . . . . . . 223
table entry (PTE) . . . . . . . . . . . . . . . . . . . . . . . . 57
,
59
,
209
writethrough . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
Paging. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Parity . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
,
100
,
108
,
125
,
158
bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
,
108
,
125
check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
–
99
,
108
,
125
error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
,
125
,
174
,
255
flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Part Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
PCD Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
,
209
,
219
generation (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
PCHK# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
PFIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
–
50
,
202
,
223
Pins
connection requirements . . . . . . . . . . . . . . . . . . . . . . . . . 293
designations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
–
329
float conditions (table). . . . . . . . . . . . . . . . . . . . . . . . . . . 141
I/O voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
input pin types (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
logic symbol (figure). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
no-connect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
signal descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
–
139
Pipeline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
–
157
,
162
address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
–
25
data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
register X and Y . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Pipelined . . . . . . . . . . . . . . . .23
,
122
,
157
,
162
–
163
,
180
,
220
burst reads. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
,
96
,
107
design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Platform
Socket 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Super7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Pointer, Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Power
and grounding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
consumption and thermal resistance (figure) . . . . . . . . 315
dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
isolation region between planes . . . . . . . . . . . . . . . . . . . 291
management. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
management, enhanced . . . . . . . . . . . . . . . . . . . . . . . . . . 143
plane capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .292
sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .291
PowerNow! Technology. See AMD PowerNow!™ Technology.
Power-on Configuration and Initialization . . . . . . . . . . . . .199
Precision Real Data Registers . . . . . . . . . . . . . . . . . . . . . . . .34
Predecode Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
–
17
,
208
PREFETCH Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Prefetching. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
hardware. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .220
PREFETCH instruction . . . . . . . . . . . . . . . . . . . . . . . . . . 220
software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .220
Processor
absolute ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
AMD PowerNow!™ technology. . . . . . . . . . . . . . . . . . . . .143
block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
bus cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .153
cache organization. . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
,
205
clock control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .275
configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .199
DC characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
decoders . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
electrical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .285
features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
heat dissipation path. . . . . . . . . . . . . . . . . . . . . . . . . . . . .316
logic symbol (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
low-power devices . . . . . . . . . . . . . . . . . . . . . . 286
,
289
,
334
microarchitecture overview . . . . . . . . . . . . . . . . . . . . . . . .11
multimedia execution unit . . . . . . . . . . . . . . . . . . . . . . . .239
operating ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .285
ordering information. . . . . . . . . . . . . . . . . . . . . . . . . . . . .333
package specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 331
pin connection requirements . . . . . . . . . . . . . . . . . . . . . .293
power-on initialization . . . . . . . . . . . . . . . . . . . . . . . . . . .199
process technology. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
signal descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
signal switching characteristics . . . . . . . . . . . . . . . . . . . .295
Socket 7 platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
software environment . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
standard-power devices. . . . . . . . . . . . . . . . . . . . . . 286
,
334
state observability register (PSOR). . . . . . . . . . . . . 49
,
202
Super7 platform. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
System Management Mode (SMM) . . . . . . . . . . . . . . . . .241
test and debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
thermal design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313
write merge buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
Processor State Observability Register (PSOR)
low-power version . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
Protected Mode
INIT-Initiated transition . . . . . . . . . . . . . . . . . . . . . . . . . .196
real mode transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . .196
PSOR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
,
148
,
202
PWT Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
generation (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .210
R
RDMSR Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
RDTSC Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
Read and Write
basic I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .166
misaligned I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .167
Reads, Burst Reads and Pipelined Burst . . . . . . . . . . . . . . 162