344
Index
AMD-K6™-2E+ Embedded Processor Data Sheet
23542A/0—September 2000
Preliminary Information
System Management Mode (SMM). . . . . . . . . . . . . . . . . . . 241
AMD PowerNow!™ features . . . . . . . . . . . . . . . . . . . . . . 145
base address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
debugging in . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
default register values . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
enhanced power management. . . . . . . . . . . . . . . . . . . . . 145
entering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
exceptions in . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
halt restart slot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
I/O trap doubleword . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
I/O trap restart slot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
INIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
initial register state (table) . . . . . . . . . . . . . . . . . . . . . . . 243
interrupts in . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
memory (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
NMI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
operating mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
revision identifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
RSM instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
SMI# interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
SMIACT# signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
state-save area (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
system management interrupt active signal . . . . . . . . . 131
system management interrupt signal . . . . . . . . . . . . . . . 130
T
TAP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
Task State Segment (TSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
TCK Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
TDI Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
TDO Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Technical Publications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iii
Technical Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iii
Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
,
313
,
315
ambient . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313
case. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
case-to-ambient . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314
extended for low-power devices . . . . . . . . . . . . . . . . . . . 313
storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
Terminology, Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Test
boundary-scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
built-in self-test (BIST). . . . . . . . . . . . . . . . . . . . . . . . . . . 251
cache inhibit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
clock signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
data input signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
data output signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
L2 cache testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
-logic-reset state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
mode select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
register 12 (TR12). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
scan chain (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
signal timing (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
signal timing (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 308
signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
tag array testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
test access port (TAP). . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
three-state test mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
Test Access Port (TAP)
instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
BYPASS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
EXTEST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
HIGHZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
IDCODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
SAMPLE/PRELOAD . . . . . . . . . . . . . . . . . . . . . . . . . . .260
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255
boundary scan (BSR). . . . . . . . . . . . . . . . . . . . . . . . . . .255
bypass (BR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
device identification (DIR) . . . . . . . . . . . . . . . . . . . . . 258
instruction register (IR) . . . . . . . . . . . . . . . . . . . . . . . .255
signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
states
capture-DR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
capture-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
shift-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
shift-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
state machine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
test-logic-reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
update-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
update-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
Thermal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
,
318
–
319
design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .313
extended temperature rating . . . . . . . . . . . . . . . . . . . . . .313
heat dissipation path. . . . . . . . . . . . . . . . . . . . . . . . . . . . .316
layout and airflow consideration . . . . . . . . . . . . . . . . . . .317
measuring case temperature (figure) . . . . . . . . . . . . . . .317
model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .315
package specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 313
Third-Party Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iv
Three-State Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . .252
Time Stamp Counter Register (TSC). . . . . . . . . . . . . . . . . . .46
Timing
bus cycles (figures) . . . . . . . . . . . . . . . . . . . . . . . . . .159
–
197
switching characteristics (figures). . . . . . . . . . . . . .309
–
312
TLB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
TMS Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
TR12 . . . . . . . . . . . . . . . . . . . . . . . . 44
,
46
,
202
,
210
,
218
,
263
Transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
Translation Lookaside Buffer (TLB) . . . . . . . . . . . . . . . . . .205
TRST# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
TSC . . . . . . . . . . . . . . . . . . . . . . . . . .44
,
46
,
202
,
278
–
279
,
281
TSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
,
61
–
62
,
244
,
272
U
UC Memory Type. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
UC/WC Cacheability Control Register (UWCCR) . . 200
,
202
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .210
Uncacheable Memory . . . . . . . . . . . . . . . . . . . . . . 49
,
230
–
231
UWCCR . . . . . . . . . . . . . . . . . . . . . . . . .49
,
200
,
202
,
210
,
232
V
VCC2 Pins
absolute ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
operating ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .286
pin designations (table) . . . . . . . . . . . . . . . . . . . . . 325
,
329
power connections. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .291
processor voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .291
RESET requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . .200
VCC2DET Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
VCC2H/L# Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
VCC3 Pins
absolute ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
I/O voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .291
operating ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .286
pin designations (table) . . . . . . . . . . . . . . . . . . . . . 325
,
329