Intel 925 Data Sheet - Page 34

Table 2-5. Clocking Reset and S3 States, Interface, Signal Name, State During, RSTIN, Assertion

Get Intel 925 - Pentium D 925 3.0GHz 800MHz 4MB-Cache Socket 775 CPU PDF manuals and user guides
UPC - 683728067724
View all Intel 925 manuals
Add to My Manuals
Save this manual to your list of manuals

Page 34 highlights

Signal Description R Table 2-5. Clocking Reset and S3 States Interface Signal Name Clocks HCLKN HCLKP GCLKN GCLKP DREFCLKN DREFCLKP State During I/O RSTIN# Assertion I IN I IN I IN I IN I IN I IN State After RSTIN# Deassertion IN IN IN IN IN IN Table 2-6. Miscellaneous Reset and S3 States Interface Signal Name Misc. RSTIN# PWROK EXTTS# BSEL[2:0] MTYPE EXP_SLR ICH_SYNC# I/O State During RSTIN# Assertion State After RSTIN# De-assertion I IN I HV I PU I TRI I TERM HV I TERM HV O PU IN HV PU TRI TERM HV TERM HV PU § S3 IN IN IN IN IN IN S3 IN HV PU TRI TERM HV TERM HV PU Pull-up/ Pull-down Pull-up/ Pull-down 34 Intel® 82925X/82925XE MCH Datasheet

  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
  • 65
  • 66
  • 67
  • 68
  • 69
  • 70
  • 71
  • 72
  • 73
  • 74
  • 75
  • 76
  • 77
  • 78
  • 79
  • 80
  • 81
  • 82
  • 83
  • 84
  • 85
  • 86
  • 87
  • 88
  • 89
  • 90
  • 91
  • 92
  • 93
  • 94
  • 95
  • 96
  • 97
  • 98
  • 99
  • 100
  • 101
  • 102
  • 103
  • 104
  • 105
  • 106
  • 107
  • 108
  • 109
  • 110
  • 111
  • 112
  • 113
  • 114
  • 115
  • 116
  • 117
  • 118
  • 119
  • 120
  • 121
  • 122
  • 123
  • 124
  • 125
  • 126
  • 127
  • 128
  • 129
  • 130
  • 131
  • 132
  • 133
  • 134
  • 135
  • 136
  • 137
  • 138
  • 139
  • 140
  • 141
  • 142
  • 143
  • 144
  • 145
  • 146
  • 147
  • 148
  • 149
  • 150
  • 151
  • 152
  • 153
  • 154
  • 155
  • 156
  • 157
  • 158
  • 159
  • 160
  • 161
  • 162
  • 163
  • 164
  • 165
  • 166
  • 167
  • 168
  • 169
  • 170
  • 171
  • 172
  • 173
  • 174
  • 175
  • 176
  • 177
  • 178
  • 179
  • 180
  • 181
  • 182
  • 183
  • 184
  • 185
  • 186
  • 187
  • 188
  • 189
  • 190
  • 191
  • 192
  • 193
  • 194
  • 195
  • 196
  • 197
  • 198
  • 199
  • 200
  • 201
  • 202
  • 203
  • 204
  • 205
  • 206
  • 207
  • 208
  • 209
  • 210
  • 211
  • 212
  • 213
  • 214
  • 215
  • 216
  • 217
  • 218
  • 219
  • 220
  • 221
  • 222
  • 223
  • 224
  • 225
  • 226
  • 227
  • 228
  • 229
  • 230
  • 231
  • 232
  • 233
  • 234
  • 235
  • 236
  • 237
  • 238
  • 239
  • 240
  • 241
  • 242
Signal Description
R
34
Intel
®
82925X/82925XE MCH Datasheet
Table 2-5. Clocking Reset and S3 States
Interface
Signal Name
I/O
State During
RSTIN#
Assertion
State After
RSTIN# De-
assertion
S3
Pull-up/
Pull-down
HCLKN
I
IN
IN
IN
HCLKP
I
IN
IN
IN
GCLKN
I
IN
IN
IN
GCLKP
I
IN
IN
IN
DREFCLKN
I
IN
IN
IN
Clocks
DREFCLKP
I
IN
IN
IN
Table 2-6. Miscellaneous Reset and S3 States
Interface
Signal Name
I/O
State During
RSTIN#
Assertion
State After RSTIN#
De-assertion
S3
Pull-up/
Pull-down
RSTIN#
I
IN
IN
IN
PWROK
I
HV
HV
HV
EXTTS#
I
PU
PU
PU
BSEL[2:0]
I
TRI
TRI
TRI
MTYPE
I
TERM HV
TERM HV
TERM HV
EXP_SLR
I
TERM HV
TERM HV
TERM HV
Misc.
ICH_SYNC#
O
PU
PU
PU
§